이직 · 삼성전자 / 공정설계
Q. 포토 재료 개발에서 포토 공정으로 이직 고민
안녕하세요. 석사를 마치고 현재 전자재료 회사에서 디스플레이용 포토 재료 개발 직무 수행중입니다. 나이는 31, 경력 1년입니다. 사실 저의 직무 목표는 포토 공정 엔지니어 입니다. 취업 준비 일년 반의 시간동안 공정 직무에 지원하였지만 좋은 결과를 얻지 못했고, 차선택으로 재료 회사에 입사하게 되었습니다. 이 회사를 들어온 이유는 공정 직무에 지원할 때에 강점을 만들기 위해서 입니다. 포토 재료 개발 직무를 통해 재료 평가를 위한 포토 공정을 수행할 수 있고, 재료에 대한 이해가 공정 설계 시에 도움이 될 수 있다고 생각했기 때문입니다. 지금 근무중인 팀은 워라벨이 없습니다. 매일 야근에 주60시간 근무에 무료 봉사도 강요당합니다. 이 회사에서 버텨서 소재 개발-> 공정 개발로 경력 이직 가능성이 있을지요? 아니면 퇴사 후 중고신입을 노릴지 고민입니다. 재료 이해가 실제로 공정 직무에도 도움이 될지 궁금합니다.
2022.06.14
답변 4
- rradish삼성전자코부사장 ∙ 채택률 77% ∙일치회사
채택된 답변
안녕하세요 일단 관련 경험이 있다는것은 정말 중요합니다. 근데 지금 중요한건.. 워라밸이 없어 취업준비할 시간이 없는것으로 보여집니다.. 만약 정말 짬이 나지 않는다면 퇴사하고 준비하시는것을 추천드립니다. 현재 경력도 포토엔지니어가 되기 위해 쌓는것을 잊지 마시길 바라겠습니다.
- 삼삼전현직자삼성전자코부사장 ∙ 채택률 80% ∙일치회사
채택된 답변
안녕하세요 우선 한가지 아셔야할게 워라밸이 없다고하셨는데 공정 엔지니어 또한 그렇습니다. 주말근무도 하고 초과근무도 해요. 아마 더하면 더할겁니다. 그건 감수하고 지원하셔야해요. 어느회사든 마찬가지로 팀배치운이 있어야합니다. 그리고 질문처럼 포토와 관련된 경험을 했다면 당연히 경력으로 하시는게 좋습니다. 아니면 1년의 경력이 너무 아깝잖아요. 충분히 연관지을수있는 경험입니다
- 할할수있어.applied materials코부장 ∙ 채택률 65%
채택된 답변
재료에 대한 이해가 공정 설계에 특히 시퀸스나 레시피에 큰 도움이 되기 때문에, 공정개발 경력으로 도전하셔도 무방해보입니다.
- 개개미는오늘도뚠뚠삼성전자코부사장 ∙ 채택률 73% ∙일치회사
안녕하세요 멘티님? 저와 비슷한 케이스 시네요. 저는 동X화인켐이라는 회사에서 포토레지스트 생산업무를 맡았고, 해당경험을 어필하여 합격했지만, 포토공정에서 일하고있지는 않습니다. 석사채용의 경우는 약간 다를 수 있으나, 퇴사후 준비보단 다니시면서 계속 공고에 지원하는것이 좀더 좋아보이네요
함께 읽은 질문
Q. 삼성전자 1c d램 수율이 현재 어느정도인가요?
기사에 따라 60%, 70% 다 말이 다른 것 같습니다. 1c d램의 경우 아직 최대한으로 수율을 높이지 못한 것이 맞는지 궁금합니다.
Q. 반도체 문턱전압 산포 관련 질문 드립니다.
학부 때 2cm*2cm wafer를 통해 TFT를 만든 경험이 있습니다. Gate oxide로는 Al₂O₃를 사용했으며, sol-gel 공정을 기반으로 spin coating 방식으로 증착했습니다. 이때 웨이퍼 중심부에 위치한 소자들에 비해, edge(가장자리) 영역의 소자에서 문턱전압이 평균적으로 약 0.4 V 더 크게 측정되는 현상을 확인했습니다. 이에 대한 분석을 Gate Oxide가 spin coating 시에 웨이퍼 가장자리에서는 용액이 상대적으로 두껍게 쌓이는 edge bead 현상 때문이라고 분석했습니다. 이때 질문이 있습니다. 1. 먼저, 저의 분석이 타당한지가 궁금합니다. 2. 2 cm × 2 cm와 같은 소형 웨이퍼에서도 edge bead 현상이 유의미하게 발생하는지가 궁금합니다. 3.이러한 두께 비균일성이 문턱전압 약 0.4 V 수준의 차이를 유발했다고 보는 해석이 타당한지가 궁금합니다. 현직자분들께서 팩트 검증해주셨으면 좋겠습니다!
Q. 삼성전자 DS 파운드리 공정설계 인턴 고민
안녕하세요 연세대학교 전기전자공학부 4-1 재학 중인 학생입니다. 우선 제 스펙은 학점 3.71/4.3, ADsP, 컴활 2급, 삼성샤이닝스타, 동아리 회장정도 입니다. 현재까지 학부에서 경험한 프로젝트 대부분이 디지털회로/아키텍처 관련입니다. 대학원에 관심이 있어서 자대 랩실에서 인턴을 했지만 대학원이 제 길이 아님을 느껴 학부 취업을 목표 중입니다. 공정기술을 쓰려다 JD를 읽어보니 파운드리 공정설계가 눈에 들어왔습니다. 고객사의 logic 제품, LSI 제품을 위한 공정설계를 한다고 해서 NPU 설계해본 경험과 아키텍처를 많이 아는 점이 도움이 될 것 같아 파운드리 공정설계를 지원해보려고 합니다. 하지만 소자 관련 프로젝트가 없어서 걱정입니다. 그나마 유관 프로젝트로 virtuoso사용해서 28nm 4bit RCA layout 설계를 하며 PDK, LVS, DRC 공부를 했습니다. 디지털설계할 때도 PPA 최적화도 신경 썼고 소자 강의도 3개 들었습니다. 고견 부탁드립니다.
궁금증이 남았나요?
빠르게 질문하세요.