Q. 삼성전자 장기현장실습

답변 4

• P

  PRO액티브현대트랜시스

  코전무 ∙ 채택률 100%

  ---

  채택된 답변

  결론부터 말씀드리면 삼학년 일학기 수준에서 케이던스를 능숙하게 다루고 베릴로그로 설계를 자유롭게 하며 아날로그와 디지털 회로를 모두 깊이 이해하는 학생은 많지 않습니다. 특히 학부생 채용이나 인턴에서는 그런 수준을 기대하기보다 기본기를 갖추고 실제로 사용해 본 경험이 있는지를 더 중요하게 보는 경우가 많습니다. 다만 단순히 프로그램을 한 번 실행해 본 수준과 프로젝트를 수행한 경험 사이에는 차이가 있습니다. 예를 들어 케이던스로 인버터나 증폭기 같은 기본 회로를 설계하고 시뮬레이션을 수행해 보았거나 베릴로그를 이용해 간단한 에이엘유 카운터 피아이더블유엠 상태기계 등을 구현해 본 경험이 있다면 충분히 경쟁력이 있습니다. 면접에서도 어떤 기능을 구현했고 왜 그렇게 설계했는지 결과가 어떻게 나왔는지를 설명할 수 있다면 좋은 평가를 받을 가능성이 높습니다. 기업에서 필수 역량이라고 적는 것은 신입이 실무자 수준을 갖추라는 의미가 아닌 경우가 대부분입니다. 오히려 교육을 통해 성장할 수 있는 기본 역량이 있는지를 확인하기 위한 기준인 경우가 많습니다. 따라서 케이던스를 사용해 레이아웃을 해보고 디알씨 엘브이에스 정도를 경험했거나 베릴로그로 간단한 디지털 회로를 구현하고 시뮬레이션을 해본 수준이라도 충분히 지원할 수 있습니다. 반대로 경쟁력이 떨어지는 경우는 프로그램 이름만 알고 실제로 사용한 경험이 전혀 없는 경우입니다. 이 경우 면접에서 프로젝트 경험을 질문받으면 답변하기 어렵습니다. 따라서 지원 전까지 시간이 있다면 작은 프로젝트라도 하나 완성하는 것을 추천드립니다. 예를 들어 케이던스로 기본 연산증폭기나 차동증폭기를 설계하고 성능을 분석하거나 베릴로그로 간단한 중앙처리장치의 일부 모듈이나 유한상태기계를 구현해 보는 것이 좋습니다. 삼학년 일학기 기준이라면 대부분의 학생은 전공 수업에서 한두 번 실습을 해본 정도이거나 캡스톤이나 연구실 경험이 없는 경우가 많습니다. 따라서 실제로 툴을 활용해 결과물을 만든 경험이 있다면 오히려 상위권에 속할 가능성이 높습니다. 중요한 것은 많이 안다고 주장하는 것이 아니라 본인이 직접 설계하고 시뮬레이션하며 어떤 문제를 해결했는지를 논리적으로 설명하는 것입니다. 면접관도 신입에게 실무 수준을 기대하기보다는 기본 개념과 학습 능력 그리고 회로설계에 대한 관심과 성장 가능성을 중점적으로 평가하는 경우가 많습니다.

  ---
• 멘

  멘토 지니KT

  코상무 ∙ 채택률 61%

  ---

  채택된 답변

  ● 채택 부탁드립니다 ● 3학년 1학기 기준이라면 Cadence와 Verilog를 깊이 있게 다뤄본 학생은 생각보다 많지 않습니다. 대부분은 전공 수업이나 학부연구생, 개인 프로젝트를 통해 기본적인 RTL 설계와 시뮬레이션 정도를 경험한 수준인 경우가 많습니다. 장기현장실습은 교육을 전제로 선발하는 성격도 있기 때문에 모든 툴을 능숙하게 다루는 것보다는 기본 개념을 이해하고 실제로 사용해본 경험이 있는지를 더 중요하게 봅니다. Verilog로 간단한 설계를 해보고 Cadence에서 시뮬레이션이나 회로를 다뤄본 경험이 있다면 충분히 경쟁력이 있습니다. 지원 후에는 디지털 회로와 Verilog 문법, 시뮬레이션 흐름 정도만 다시 정리해도 좋은 결과를 기대해볼 만합니다.

  ---
• 다

  다할수있습니다큐비앤맘

  코이사 ∙ 채택률 58%

  ---

  채택된 답변

  조금이라도 도움이 되셨다면 채택 부탁드립니다 ~~~~ 장기현장실습이라면 신입 채용만큼 높은 수준을 기대하는 경우는 많지 않습니다. 다만 Cadence, Verilog, 아날로그 회로를 모두 처음 들어본 수준이면 경쟁력이 떨어질 수 있습니다. 보통은 Cadence로 기본 회로 설계와 시뮬레이션을 해봤고, Verilog로 간단한 RTL 설계와 시뮬레이션 경험이 있으며, 아날로그 회로 과목이나 프로젝트 경험이 있는 지원자가 많습니다. 실무 수준이 아니라 학교 프로젝트나 연구실 경험 정도면 충분한 경우도 있습니다. 중요한 것은 툴을 얼마나 오래 사용했는지가 아니라 어떤 프로젝트에서 왜 사용했고 어떤 결과를 얻었는지를 설명할 수 있는지입니다. 사용 경험이 있다면 자신 있게 지원하시고, 부족한 부분은 간단한 실습 프로젝트를 진행해 포트폴리오나 면접에서 설명할 수 있도록 준비하시면 충분히 경쟁력이 있습니다.

  ---
• 

  취뽀도우미입니다대구교통공사

  코부장 ∙ 채택률 90%

  ---

  채택된 답변

  3-1 학기까지 해당 툴과 언어를 완벽하게 숙달한 지원자는 드뭅니다. 대부분의 학부생은 학부 수업이나 학부 연구생 과정을 통해 툴을 접해본 수준이거나 간단한 실습 프로젝트를 진행해본 정도가 일반적입니다. 따라서 모든 항목을 전문가 수준으로 요구하는 것은 아니니 너무 위축될 필요는 없습니다. 다만 실습생을 선발할 때 가장 중점적으로 보는 부분은 해당 툴을 다루어본 경험의 유무가 아니라, 그 툴을 활용해 어떤 원리를 이해하고 문제를 해결해 보았는지에 대한 과정입니다. Cadence로 간단한 회로를 시뮬레이션해 보았거나 Verilog를 이용해 학부 과제에서 논리 회로를 구현해본 경험이 있다면, 그것을 구체적인 사례로 정리하는 것이 중요합니다. 단순히 써본 경험만 나열하기보다는 그 과정에서 어떤 에러를 마주했고 이를 해결하기 위해 데이터시트를 어떻게 분석했는지, 혹은 이론과 실제 결과값의 차이를 무엇이라고 판단했는지를 논리적으로 설명할 수 있다면 충분히 선발 가능성이 있습니다. 현업에서도 실습생에게 당장 완성도 높은 설계를 요구하기보다는, 기본적인 툴 운용 능력과 회로에 대한 기초 지식을 갖추고 있는지 확인하고자 합니다. 본인이 경험했던 프로젝트에서 다루었던 회로의 동작 원리를 기술 면접에서 자신 있게 설명할 수 있을 정도로 정리해 두는 것이 합격률을 높이는 방법입니다.

  ---