Q. verilog 프로젝트

답변 5

• 

  방산러LIG넥스원

  코부장 ∙ 채택률 98%

  ---

  채택된 답변

  안녕하세요. 멘티님. 결론부터 말씀드리면 충분히 작성하셔도 됩니다. 다만 전제가 하나 있습니다. "내가 설명할 수 있는 수준까지는 반드시 이해하고 있어야 합니다." 요즘 현업에서도 AI를 활용해 개발하는 것은 흔한 일입니다. 오히려 AI를 활용해 빠르게 학습하고 프로젝트를 완성한 경험 자체는 나쁘게 보지 않습니다. 다만 면접에서 질문을 받았을 때 답변을 못하면 "직접 한 것이 아니구나."라는 인상을 줄 수 있습니다. 오히려 아래와 같은 과정이었다면 좋은 경험이라고 생각합니다. Verilog 기본 문법을 온라인 강의로 학습 AI를 활용하여 프로젝트 구조와 구현 방향을 잡음 모듈을 하나씩 직접 작성하고 수정하며 동작 원리를 이해 시뮬레이션 결과를 확인하며 오류를 수정 이런 과정이라면 충분히 본인의 프로젝트라고 이야기할 수 있습니다. 다만 자소서에서 굳이 "AI의 도움을 받아 만들었습니다."라고 먼저 적을 필요는 없습니다. 기업도 자소서에서 사용하는 개발 도구까지 일일이 적으라고 요구하지 않습니다. IDE를 썼다고 적지 않는 것과 비슷합니다. 대신 면접에서 "AI를 사용했나요?" 라는 질문이 나오면 솔직하게 답변하는 것이 좋습니다. 예를 들어 "네, 프로젝트를 빠르게 진행하기 위해 AI를 참고했습니다. 하지만 그대로 사용하지는 않았고, 각 모듈을 직접 구현하면서 동작 원리를 이해하고 수정했습니다. 현재는 프로젝트를 기반으로 Verilog를 계속 공부하고 있습니다." 이 정도 답변이면 오히려 긍정적으로 보는 면접관도 많습니다. 면접 전까지 꼭 해야 할 것 프로젝트를 적는다면 최소한 아래 내용은 바로 설명할 수 있어야 합니다. 프로젝트 전체 구조 각 모듈 역할 왜 그렇게 설계했는지 state machine을 사용했다면 상태 전이 이유 always 블록을 왜 나눴는지 blocking / non-blocking assignment 차이 testbench 작성 방법 시뮬레이션 결과 직접 수정했던 버그와 해결 과정 이 정도만 답할 수 있어도 "직접 해본 사람"이라는 인상을 줄 수 있습니다.

  ---
• 

  삼성전자-삼성전자

  코이사 ∙ 채택률 60%

  ---

  채택된 답변

  써도 괜찮습니다. 신입/인턴 채용에서 AI 활용하여 프로젝트를 만드는건 이제 당연한 수준이고 채용 담당자도 인지하고 있으니 굳이 언급할 필요는 없습니다. 다만 중요한 것은 면접에서 질문자님이 그 초드를 완전히 설명할 수 있어야 합니다. 면접관이 '이 부분은 왜 이렇게 짜셨나요?'리고 물을 때 자신감 있게 대답하지 못하면 오히려 마이너스가 될 수 있습니다. 포트폴리오에 넣되, 면접 전까지 해당 프로젝트 코드를 처음부터 끝까지 스스로 다시 짜보거나 수정해보면서 이해도를 높이시길 바랍니다.

  ---
• 

  합격 메이트삼성전자

  코부사장 ∙ 채택률 79%

  ---

  채택된 답변

  멘티님. 안녕하세요. ​모듈별 구조를 이해하면서 직접 진행한 프로젝트라면 인턴 지원 서류에 직무 관련 경험으로 활용하셔도 충분합니다. 자소서나 이력서에 AI 활용 사실을 굳이 언급할 필요는 없으며 본인이 설계한 모듈과 로직 중심으로 작성합니다. ​대신 면접 시 코드 구조나 디버깅 과정에 대해 깊이 있는 질문이 나올 수 있으니 남은 기간 동안 관련 코드를 완벽히 분석합니다. 작성한 Verilog 코드의 타이밍 이슈나 검증 방식을 스스로 설명할 수 있도록 준비하는 전략이 중요합니다. 프로젝트 경험을 바탕으로 부족한 부분을 보완하여 면접에 임하시면 좋은 결과가 따릅니다. ​응원하겠습니다.

  ---
• 멘

  멘토 지니KT

  코상무 ∙ 채택률 61%

  ---

  채택된 답변

  ● 채택 부탁드립니다 ● 충분히 작성하셔도 됩니다. 요즘은 AI를 활용해 학습하고 개발하는 것 자체는 자연스러운 흐름이며, 중요한 것은 결과물을 본인이 이해하고 설명할 수 있느냐입니다. 말씀하신 것처럼 모듈 하나하나 직접 구현하고 동작 원리를 이해하면서 완성했다면 충분히 본인의 프로젝트라고 볼 수 있습니다. 다만 자소서에 굳이 AI를 사용했다고 먼저 언급할 필요는 없습니다. 면접에서 개발 과정을 질문받았을 때 AI를 참고해 구현했지만 직접 수정하고 검증하며 이해했다고 솔직하게 답변하면 됩니다. 남은 기간에는 프로젝트를 조금 더 발전시키고 테스트벤치 작성, 시뮬레이션 결과 분석, 설계 의도와 트레이드오프까지 설명할 수 있도록 준비하는 것이 훨씬 중요합니다. 면접에서는 코드 자체보다 설계 이유와 디버깅 과정, 문제를 어떻게 해결했는지를 더 많이 평가합니다.

  ---
• P

  PRO액티브현대트랜시스

  코전무 ∙ 채택률 100%

  ---

  작성자님의 경우 해당 프로젝트를 자소서나 이력서에 활용하는 것은 가능합니다. 다만 핵심은 AI를 사용했는지 여부보다 본인이 어느 정도 이해하고 직접 구현했는지를 설명할 수 있느냐입니다. 최근에는 개발 직무뿐 아니라 반도체 설계 직무에서도 AI 도구를 활용하는 경우가 많기 때문에 AI를 활용했다는 사실 자체가 문제가 되지는 않습니다. 다만 "AI 도움을 받아 프로젝트를 만들었다"라고만 표현하면 면접관 입장에서는 실제 역량보다 과도하게 포장된 경험으로 받아들일 가능성이 있습니다. 반대로 AI를 전혀 사용하지 않았다고 말할 필요도 없습니다. 중요한 것은 본인이 어떤 부분을 설계했고 어떤 판단을 했는지를 명확히 보여주는 것입니다. 예를 들어 단순히 "Verilog로 프로젝트를 수행했다"라고 쓰기보다 어떤 기능을 구현했는지, 모듈 구조를 어떻게 설계했는지, 각 모듈 간 인터페이스는 어떻게 구성했는지, 테스트벤치를 통해 어떻게 검증했는지를 설명할 수 있어야 합니다. 면접에서는 거의 반드시 "직접 작성한 부분이 어디인가", "왜 이런 구조로 설계했는가", "오류가 발생했을 때 어떻게 디버깅했는가" 같은 질문이 나올 수 있습니다. AI 활용 여부는 면접에서 직접 물어보지 않는 이상 먼저 강조할 필요는 없습니다. 다만 질문을 받았을 때 숨기기보다는 "초기 문법 확인과 오류 해결 과정에서 AI 도구를 활용했지만, 최종 설계와 코드 수정 과정은 직접 이해하며 진행했다"라고 설명하는 것이 가장 좋습니다. 요즘 기업에서도 AI 활용 능력을 긍정적으로 보는 경우가 있기 때문에, 단순 의존이 아니라 생산성을 높이는 도구로 활용했다는 관점으로 말하면 됩니다. 현재 상황에서는 프로젝트를 삭제하기보다 면접 전까지 깊이를 높이는 것이 더 중요합니다. 특히 Verilog 프로젝트는 코드 양보다 설계 의도와 검증 과정이 중요합니다. 예를 들어 FSM을 사용했다면 왜 FSM 구조가 필요한지, 클럭과 리셋을 어떻게 처리했는지, 동기식 설계와 비동기식 설계 차이가 무엇인지, 시뮬레이션 결과를 어떻게 확인했는지 정도는 설명할 수 있어야 합니다. 또한 가능하다면 작은 수정이나 확장을 직접 해보는 것이 좋습니다. AI가 만든 코드를 그대로 두는 것보다 기능을 추가하거나 구조를 개선하면서 본인의 코드로 만드는 과정이 면접 대비에 가장 효과적입니다. 예를 들어 기존 모듈에 예외 상황 처리를 추가하거나 테스트벤치를 직접 작성해 검증 범위를 넓히는 방식이 좋습니다. 결론적으로 해당 프로젝트는 충분히 활용할 수 있습니다. AI를 사용했다는 이유로 숨기거나 포기할 필요는 없고, 대신 면접에서 코드와 설계 내용을 본인이 설명할 수 있는 수준까지 끌어올리는 것이 중요합니다. 인턴 지원에서는 완성도 높은 대형 프로젝트보다 짧은 기간이라도 직접 설계하고 검증해본 경험 자체가 의미 있게 평가될 수 있습니다.

  ---